Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=don’t care, B2=0
3. Video Simulasi [Kembali]
2. Gambar Rangkaian Simulasi
[Kembali]
3. Video Simulasi [Kembali]
rangkaian Percobaan ini dinamakan T-flip-flop dimana T-flip-flop tersebut dibuat menggunakan rangkaian J-K flip-flop cuma bedanya inputan kaki J dan K nya itu dijadikan 1. Pada rangkaian tersebut input R-S aktif ketika berada di logika. 0 atau aktif low. Input S terhubung ke B1 =dont care . rangkaian terhubung ke logika 1, sedangkan input R terhubung ke B0 ke logika 0. Input J-K terhubung ke VCC sehingga berlogika 1 dan Input CLK aktif saat berlogika 0, dalam situasi ini B2 di berlogika 0.
Karena
Karena masukan T berlogika 1, maka keluaran yang dihasilkan (Q) berlogika 0, maka sesuai dengan karakteristiknya, keluaran Q adalah kebalikannya, dan Q’ berlogika 1