Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=1, B2=don’t care, B3=don’t care, B4=don’t care, B5=don’t care, B6=don’t care
2. Gambar Rangkaian Simulasi
[Kembali]
.png){kind=link}
3. Video Simulasi [Kembali]
A. Rangkaian JK flip-flop
Pada percobaan ini, didapat kan prinsip kerja bahwa kaki dari reset terhubung langsung menuju B0=0 sehingga arus langsung mengarah ke ground sehingga ketika masuk ke dalam kaki reset, logika nya berubah menjadi 1 dan mempunyai output 1 sedangkan untuk B1=1 arus langsung mengalir menuju vcc sehingga ketika masuk ke dalam kaki set logikanya berubah menjadi 0 dan tmempunyai output 0,sehingga disebut pada kondisi ini adalah kondisi reset karena hanya pada kaki reset yang berlogika 1. untuk J,K dan clock pada kondisi ini tidak menyebabkan pengaruh dan perubahan apapun.
B. Rangkaian D flip-flop
pada percobaan ini, B0 berlogika 0 sehingga arus langsung mengalir ke ground, ketika arus masuk di kaki reset logika nya berubah menjadi logika 1 dan mempunyai output akhir 1. sedangkan untuk B1 berlogika 1 arus mengalir menuju vcc dan ketika di kaki set berubah menjadi logika 0 dan mempunyai output 0. sehingga kondisi ini disebut kondisi reset. untuk D dan clock tidak memengaruhi apapun.
5. Link Download
[Kembali]